

日本国特許庁
PATENT OFFICE
JAPANESE GOVERNMENT

PCT/JP00/05044
24.08.00

EKU


別紙添付の書類に記載されている事項は下記の出願書類に記載されて
いる事項と同一であることを証明する。
This is to certify that the annexed is a true copy of the following application as filed
with this Office.

出願年月日
Date of Application:

1999年 9月21日

出願番号
Application Number:

平成11年特許願第266932号



出願人
Applicant(s):

イビデン株式会社


PRIORITY
DOCUMENT

SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH RULE 17.1(a) OR (b)

2000年 9月29日

特許庁長官
Commissioner,
Patent Office

及川耕造



出証番号 出証特2000-3078730

【書類名】 特許願

【整理番号】 IB124

【あて先】 特許庁長官殿

【国際特許分類】 H05K 3/00

【発明者】

【住所又は居所】 岐阜県揖斐郡揖斐川町北方 1 - 1 イビデン株式会社大垣北工場内

【氏名】 浅井 元雄

【発明者】

【住所又は居所】 岐阜県揖斐郡揖斐川町北方 1 - 1 イビデン株式会社大垣北工場内

【氏名】 王 東冬

【発明者】

【住所又は居所】 岐阜県揖斐郡揖斐川町北方 1 - 1 イビデン株式会社大垣北工場内

【氏名】 関根 浩司

【発明者】

【住所又は居所】 岐阜県揖斐郡揖斐川町北方 1 - 1 イビデン株式会社大垣北工場内

【氏名】 島田 憲一

【特許出願人】

【識別番号】 000000158

【氏名又は名称】 イビデン株式会社

【代理人】

【識別番号】 100086586

【弁理士】

【氏名又は名称】 安富 康男

【選任した代理人】

【識別番号】 100104813

【弁理士】

【氏名又は名称】 古谷 信也

【選任した代理人】

【識別番号】 100108431

【弁理士】

【氏名又は名称】 村上 加奈子

【手数料の表示】

【予納台帳番号】 033891

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9705255

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 多層プリント配線板および半導体装置

【特許請求の範囲】

【請求項 1】 基板上に導体回路と樹脂絶縁層とが順次形成され、最上層にソルダーレジスト層が形成された多層プリント配線板において、
前記ソルダーレジスト層の 1 GHz における誘電率は、3.0 以下であることを特徴とする多層プリント配線板。

【請求項 2】 基板上に導体回路と樹脂絶縁層とが順次形成され、最上層にソルダーレジスト層が形成された多層プリント配線板において、
前記ソルダーレジスト層は、ポリオレフィン系樹脂からなることを特徴とする多層プリント配線板。

【請求項 3】 前記ソルダーレジスト層の 1 GHz における誘電率は、3.0 以下である請求項 2 に記載の多層プリント配線板。

【請求項 4】 前記ソルダーレジスト層の 1 GHz における誘電正接は、0.01 以下である請求項 1、2 または 3 に記載の多層プリント配線板。

【請求項 5】 前記ソルダーレジスト層は、シクロオレフィン系樹脂からなる請求項 1～4 のいずれかに記載の多層プリント配線板。

【請求項 6】 前記シクロオレフィン系樹脂は、2-ノルボルネン、5-エチリデン-2-ノルボルネンまたはこれらの誘導体からなる単量体の単独重合体または共重合体である請求項 5 に記載の多層プリント配線板。

【請求項 7】 前記シクロオレフィン系樹脂は、熱硬化性シクロオレフィン系樹脂である請求項 5 または 6 に記載の多層プリント配線板。

【請求項 8】 前記樹脂絶縁層は、ポリオレフィン系樹脂またはポリフェニレン系樹脂からなる請求項 1～7 のいずれかに記載の多層プリント配線板。

【請求項 9】 基板上に導体回路と樹脂絶縁層とが順次形成され、さらに最上層に、開口部を有するとともに前記開口部に半田バンプを有するソルダーレジスト層が形成された多層プリント配線板に、前記半田バンプを介して IC チップが接続された半導体装置において、
前記ソルダーレジスト層は、ポリオレフィン系樹脂からなり、

前記樹脂絶縁層は、ポリオレフィン系樹脂、ポリフェニレン系樹脂またはフッ素系樹脂からなることを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、ポリオレフィン系樹脂からなるソルダーレジスト層を有する多層プリント配線板および半導体装置に関する。

【0002】

【従来の技術】

いわゆる多層ビルドアップ配線基板と呼ばれる多層プリント配線板は、セミアディティブ法等により製造されており、コアと呼ばれる0.6～1.5mm程度のガラスクロス等で補強された樹脂基板の上に、銅等による導体回路と層間樹脂絶縁層とを交互に積層することにより作製される。この多層プリント配線板の層間樹脂絶縁層を介した導体回路間の接続は、バイアホールにより行われている。

【0003】

従来、ビルドアップ多層プリント配線板は、例えば、特開平9-130050号公報等の開示された方法により製造されている。

すなわち、まず、銅箔が貼り付けられた銅貼積層板に貫通孔を形成し、続いて無電解銅めっき処理を施すことによりスルーホールを形成する。続いて、基板の表面を導体パターン状にエッチング処理して導体回路を形成し、この導体回路の表面に無電解めっきやエッチング等により粗化面を形成し、その粗化面を有する導体回路上に層間樹脂絶縁層を形成した後、露光、現像処理を行うか、レーザ処理によりバイアホール用開口を形成し、その後、UV硬化、本硬化を経て層間樹脂絶縁層を形成する。

【0004】

さらに、層間樹脂絶縁層に粗化形成処理を施した後、形成された粗化面に薄い無電解めっき膜を形成し、この無電解めっき膜上にめっきレジストを形成した後、電解めっきにより厚付けを行い、めっきレジスト剥離後にエッチングを行って、下層の導体回路とバイアホールにより接続された導体回路を形成する。

【0005】

これを繰り返した後、最外層として導体回路を保護するためのソルダーレジスト層を形成し、ソルダーレジスト層に開口を形成し、開口部分の導体層にめっき等を施してパッドとした後、半田バンプを形成することにより、ビルドアップ多層プリント配線板を製造する。

【0006】

このようにして製造した従来の多層プリント配線板では、層間樹脂絶縁層にエポキシ樹脂、アクリル樹脂等の混合物等が使用されているため、GHz帯域における誘電率が3.5以上と高く、GHz帯域の高周波数信号を用いたLSIチップ等を搭載すると、層間樹脂絶縁層が高誘電率であることに起因して、信号遅延や信号エラーが発生しやすくなってしまうという問題があった。

【0007】

【発明が解決しようとする課題】

そこで、このような問題を解決するために、誘電率の低いポリオレフィン系樹脂を層間樹脂絶縁層として用いたプリント配線板が提案されている。

このようなプリント配線板では、導体回路の大部分が層間樹脂絶縁層中に形成されているため、ある程度、信号遅延や信号エラーが発生するという問題を解決することができた。

【0008】

しかしながら、近年、ICチップの周波数が高周波化するとともに、ICチップの配線が高密度になり、配線幅も狭くなっており、それに伴って、ICチップと接続するプリント配線基板の外部端子用パッドの間隔も狭くすることが要求されており、また、単位面積あたりの外部端子用パッドの数も多く、高密度となってきた。

そのため、ソルダーレジスト層の誘電率が高いと、配線間の電磁的相互作用やその周囲に存在する絶縁層の高誘電性に起因して、ソルダーレジスト層の外部端子用バンプ内や配線間においても信号遅延等が発生するという問題が起こるようになってきた。

【0009】

また、上述したような信号遅延や信号エラーが発生しにくい低誘電率のポリオレフィン系樹脂を層間樹脂絶縁層として用いた多層プリント配線基板であっても、ソルダーレジスト層の誘電率が高い場合にはその効果が相殺されてしまい、信号遅延や信号エラーが発生する場合があった。

【0010】

本発明は、このような従来技術の問題点を解決するためになされたものであり、その目的は、GHz帯域の高周波信号を用いた場合にも信号遅延や信号エラーが発生しにくいソルダーレジスト層を有する多層プリント配線板、および、半導体装置を提供することにある。

【0011】

【課題を解決するための手段】

本発明者らは、上記目的の実現に向け鋭意研究した結果、1GHzにおける誘電率が3.0以下であるソルダーレジスト層を用いることにより、GHz帯域の高周波数信号を用いたLSIチップ等を搭載した場合にも、信号遅延や信号エラーが発生しにくいことを見出した。

【0012】

また、ソルダーレジスト層にポリオレフィン系樹脂を用いることにより、GHz帯域の高周波数信号を用いたLSIチップ等を搭載した場合にも、信号遅延や信号エラーが発生しにくいことを見出した。

【0013】

本発明者らは、このような知見に基づいて、以下の内容を要旨構成とする本発明に想到した。

【0014】

すなわち、第一の本発明の多層プリント配線板は、基板上に導体回路と樹脂絶縁層とが順次形成され、最上層にソルダーレジスト層が形成された多層プリント配線板において、上記ソルダーレジスト層の1GHzにおける誘電率は、3.0以下であることを特徴とする。

【0015】

また、第二の本発明の多層プリント配線板は、基板上に導体回路と樹脂絶縁層と

が順次形成され、最上層にソルダーレジスト層が形成された多層プリント配線板において、上記ソルダーレジスト層は、ポリオレフィン系樹脂からなることを特徴とする。

【0016】

上記第二の本発明の多層プリント配線板において、上記ソルダーレジスト層の 1 GHz における誘電率は、3.0 以下であることが望ましい。

【0017】

上記第一および第二の本発明の多層プリント配線板において、上記ソルダーレジスト層の 1 GHz における誘電正接は、0.01 以下であることが望ましい。

また、第一および第二の本発明の多層プリント配線板において、上記ソルダーレジスト層は、オレフィン系樹脂からなるものであることが望ましい。

【0018】

また、第一および第二の本発明の多層プリント配線板において、上記ソルダーレジスト層は、シクロオレフィン系樹脂からなるものであることが望ましい。

上記シクロオレフィン系樹脂は、2-ノルボルネン、5-エチリデン-2-ノルボルネンまたはこれらの誘導体からなる単量体の単独重合体または共重合体であることが望ましい。

また、上記シクロオレフィン系樹脂は、熱硬化性シクロオレフィン系樹脂であることが望ましい。

【0019】

さらに、第一および第二の本発明の多層プリント配線板において、上記樹脂絶縁層は、ポリオレフィン系樹脂またはポリフェニレン系樹脂からなるものであることが望ましい。

【0020】

第三の本発明の半導体装置は、基板上に導体回路と樹脂絶縁層とが順次形成され、さらに最上層に、開口部を有するとともに上記開口部に半田バンプを有するソルダーレジスト層が形成された多層プリント配線板に、上記半田バンプを介して IC チップが接続された半導体装置において、上記ソルダーレジスト層は、ポリオレフィン系樹脂からなり、上記樹脂絶縁層は、ポリオレフィン系樹脂、ポリフ

エニレン系樹脂またはフッ素系樹脂からなることを特徴とする。

【0021】

【発明の実施の形態】

第一の本発明の多層プリント配線板は、基板上に導体回路と樹脂絶縁層とが順次形成され、最上層にソルダーレジスト層が形成された多層プリント配線板において、上記ソルダーレジスト層の1GHzにおける誘電率は3.0以下であることを特徴とする。

【0022】

このような第一の本発明の多層プリント配線板によれば、上記ソルダーレジスト層の誘電率が3.0以下と低いため、GHz帯域の高周波信号を用いた場合であっても、該ソルダーレジスト層で発生する信号伝搬の遅延や信号の電送損失等に起因する信号エラーを防止することができる。

【0023】

また、誘電正接が低いソルダーレジスト層を用いた場合には、上記特性に加えて、半田バンプ間の距離を狭くした場合でも、外部端子用パッドの数に関係なく、上記ソルダーレジスト層で発生する信号の電送損失等に起因する信号エラーを防止することができる。

【0024】

さらに、上記多層プリント配線基板において、層間樹脂絶縁層としてポリオレフィン系樹脂やポリフェニレン系樹脂等を用いた場合には、ソルダーレジスト層と層間樹脂絶縁層との熱膨張率の差が小さいため、クラックや剥離の発生を防止することができる。

【0025】

第一の本発明の多層プリント配線板において、ソルダーレジスト層の1GHzにおける誘電率は、3.0以下である。このような低誘電率のものを使用することにより、信号伝搬の遅延や信号の電送損失等に起因する信号エラーを防止することができる。上記誘電率は、2.4～2.7が望ましい。

【0026】

第一の本発明の多層プリント配線板において、ソルダーレジスト層の1GHzに

おける誘電正接は、0.01以下であることが望ましい。このような低誘電正接のものを使用することにより、信号伝搬の遅延や信号の電送損失等に起因する信号エラーを防止することができる。

【0027】

第一の本発明の多層プリント配線板において、上記したような低誘電率および低誘電正接を有するソルダーレジスト層は、ポリオレフィン系樹脂、ポリフェニレンエーテルおよびフッ素系樹脂からなる群より選択される少なくとも一種を含有するものからなることが望ましい。

【0028】

上記ポリオレフィン系樹脂の具体例としては、例えば、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブタジエン、ポリイソプレン、シクロオレフィン系樹脂、これらの樹脂の共重合体等が挙げられる。

上記ポリオレフィン系樹脂の市販品としては、例えば、住友スリーエム社製の商品名：1592等が挙げられる。また、融点が200℃以上の熱可塑性ポリオレフィン系樹脂の市販品としては、例えば、三井石油化学工業社製の商品名：TPX（融点240℃）、出光石油化学社製の商品名：SPS（融点270℃）等が挙げられる。

これらのなかでは、誘電率および誘電正接が低く、GHz帯域の高周波信号を用いた場合でも信号遅延や信号エラーが起きにくく、さらには、剛性等の機械的特性にも優れている点からシクロオレフィン系樹脂が望ましい。

【0029】

上記シクロオレフィン系樹脂としては、2-ノルボルネン、5-エチリデン-2-ノルボルネンまたはこれらの誘導体からなる単量体の単独重合体または共重合体であることが望ましい。上記誘導体としては、上記2-ノルボルネン等のシクロオレフィンに、架橋を形成するためのアミノ基や無水マレイン酸残基あるいはマレイン酸変性したもの等が結合したもの等が挙げられる。

上記共重合体を合成する場合の単量体としては、例えば、エチレン、プロピレン等が挙げられる。

【0030】

上記シクロオレフィン系樹脂は、上記した樹脂の 2 種以上の混合物であってもよく、シクロオレフィン系樹脂以外の樹脂を含むものであってもよい。

また、上記シクロオレフィン系樹脂が共重合体でなる場合には、ブロック共重合体であってもよく、ランダム共重合体であってもよい。

【0031】

また、上記シクロオレフィン系樹脂は、熱硬化性シクロオレフィン系樹脂であることが望ましい。加熱を行って架橋を形成させることにより、より剛性が高くなり、機械的特性が向上するからである。

上記シクロオレフィン系樹脂のガラス転移温度 (T_g) は、 $130 \sim 200^\circ\text{C}$ であることが望ましい。

【0032】

上記シクロオレフィン系樹脂は、既に樹脂シート（フィルム）として成形されたものを使用してもよく、単量体もしくは一定の分子量を有する低分子量の重合体が、キシレン、シクロヘキサン等の溶剤に分散した未硬化溶液の状態であってもよい。

また、樹脂シートの場合には、いわゆる RCC (RESIN COATED COPPER: 樹脂付銅箔) を用いてもよい。

【0033】

上記シクロオレフィン系樹脂は、フィラー等を含まないものであってもよく、水酸化アルミニウム、水酸化マグネシウム、リン酸エステル等の難燃剤を含むものであってもよい。

上記ソルダーレジスト層に用いるポリオレフィン系樹脂は、通常、透明である。そのため、樹脂ポリオレフィン樹脂をそのままソルダーレジスト層に使用した場合には、内層の導体回路やターゲットマークを実装時や個片への切断時に誤って読み込んでしまう可能性があることから、ソルダーレジスト層を形成するポリオレフィン系樹脂を緑色や紺色に着色しておくことが望ましい。こうすることにより、多層プリント配線板の内層と表層のアライメントマークを判別することができる。

【0034】

第一の本発明の多層プリント配線板の層間樹脂絶縁層を構成する樹脂としては、ポリオレフィン系樹脂、ポリフェニレン系樹脂（PPE、PPO等）、フッ素系樹脂等が望ましい。

ポリオレフィン系樹脂としては、例えば、上記ポリエチレン、ポリプロピレン等が挙げられ、フッ素系樹脂としては、例えば、エチル／テトラフルオロエチレン共重合樹脂（ETFE）、ポリクロロトリフルオロエチレン（PCTFE）等が挙げられる。

【0035】

このような樹脂を用いることにより、多層プリント配線板全体の誘電率および誘電正接を低下させることができ、GHz帯域の高周波信号を用いた場合でも信号遅延や信号エラーが起きにくい。また、上記した樹脂絶縁層に用いる樹脂の熱膨張率は、ソルダーレジスト層に用いるポリオレフィン系樹脂等の熱膨張率と大きな差がないため、剥離やクラック等が発生しにくい。

【0036】

第二の本発明の多層プリント配線板は、基板上に導体回路と樹脂絶縁層とが順次形成され、最上層にソルダーレジスト層が形成された多層プリント配線板において、上記ソルダーレジスト層は、ポリオレフィン系樹脂からなることを特徴とする。

【0037】

このような第二の本発明の多層プリント配線板によれば、上記ソルダーレジスト層にポリオレフィン系樹脂を用いているため、GHz帯域の高周波信号を用いた場合であっても、該ソルダーレジスト層で発生する信号伝搬の遅延や信号の電送損失等に起因する信号エラーを防止することができる。

【0038】

また、誘電率が低いソルダーレジスト層を用いた場合には、GHz帯域の高周波信号を用いた場合であっても、該ソルダーレジスト層で発生する信号伝搬の遅延や信号の電送損失等に起因する信号エラーをさらに防止することができる。

【0039】

また、誘電正接が低いソルダーレジスト層を用いた場合には、上記特性に加えて

、半田バンプ間の距離を狭くした場合でも、外部端子用パッドの数に関係なく、上記ソルダーレジスト層で発生する信号の電送損失等に起因する信号エラーを防止することができる。

【 0 0 4 0 】

さらに、上記多層プリント配線基板において、層間樹脂絶縁層としてポリオレフィン系樹脂やポリフェニレン系樹脂等を用いた場合には、ソルダーレジスト層と層間樹脂絶縁層との熱膨張率の差が小さいため、クラックや剥離の発生を防止することができる。

【 0 0 4 1 】

第二の本発明の多層プリント配線板において、ソルダーレジスト層に用いるポリオレフィン系樹脂としては特に限定されないが、1 G H z における誘電率が、3 . 0 以下であるものが望ましい。このような低誘電率のものを使用することにより、信号伝搬の遅延や信号の電送損失等に起因する信号エラーを防止することができる。上記誘電率は、2 . 4 ~ 2 . 7 が望ましい。

【 0 0 4 2 】

第二の本発明の多層プリント配線板において、ソルダーレジスト層に用いるポリオレフィン系樹脂の1 G H z における誘電正接は、0 . 0 1 以下であることが望ましい。このような低誘電正接のものを使用することにより、信号伝搬の遅延や信号の電送損失等に起因する信号エラーを防止することができる。

【 0 0 4 3 】

上記ポリオレフィン系樹脂の具体例としては、例えば、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブタジエン、ポリイソプレン、シクロオレフィン系樹脂、これらの樹脂の共重合体等が挙げられる。

上記ポリオレフィン系樹脂の市販品としては、例えば、第一の本発明で用いるものと同様のものが挙げられる。

これらのなかでは、誘電率および誘電正接が低く、G H z 帯域の高周波信号を用いた場合でも信号遅延や信号エラーが起きにくく、さらには、剛性等の機械的特性にも優れている点からシクロオレフィン系樹脂が望ましい。

【 0 0 4 4 】

上記シクロオレフィン系樹脂としては、例えば、第一の本発明で用いるシクロオレフィン系樹脂と同様のものが挙げられる。

【0045】

第二の本発明の多層プリント配線板の層間樹脂絶縁層を構成する樹脂としては、第一の本発明で用いるものと同様のものが望ましい。

このような樹脂を用いることにより、第一の本発明の多層プリント配線板と同様、多層プリント配線板全体の誘電率および誘電正接を低下させることができ、GHz帯域の高周波信号を用いた場合でも信号遅延や信号エラーが起きにくい。また、上記した樹脂絶縁層に用いる樹脂の熱膨張率は、ソルダーレジスト層に用いるポリオレフィン系樹脂の熱膨張率と大きな差がないため、剥離やクラック等が発生しにくい。

【0046】

次に、上述したような第一および第二の本発明の多層プリント配線板の製造方法について説明する。

【0047】

(1) まず、樹脂基板の表面に下層導体回路を有する配線基板を作製する。

樹脂基板としては、無機繊維を有する樹脂基板が望ましく、具体的には、例えば、ガラス布エポキシ基板、ガラス布ポリイミド基板、ガラス布ビスマレイミドトリアジン樹脂基板、ガラス布フッ素樹脂基板等が挙げられる。

また、上記樹脂基板の両面に銅箔を貼った銅貼積層板を用いてもよい。

【0048】

通常、この樹脂基板にドリルで貫通孔を設け、該貫通孔の壁面および銅箔表面に無電解めっきを施してスルーホールを形成する。無電解めっきとしては銅めっきが好ましい。さらに、銅箔の厚付けのために電気めっきを行ってもよい。この電気めっきとしては銅めっきが好ましい。

この後、スルーホール内壁等に粗化処理を施し、スルーホールを樹脂ペースト等で充填し、その表面を覆う導電層を無電解めっきもしくは電気めっきにて形成してもよい。

【0049】

上記粗化处理の方法としては、例えば、黒化（酸化）－還元処理、有機酸と第二銅錯体の混合水溶液によるスプレー処理、Cu-Ni-P針状合金めっきによる処理等が挙げられる。

上記工程を経て、基板上の全面に形成された銅のベタパターン上にフォトリソグラフィの手法を用いてエッチングレジストを形成し、続いて、エッチングを行うことにより、下層導体回路を形成する。この後、必要により、導体回路の形成により、エッチングされ、凹部となった部分に樹脂等を充填してもよい。

【0050】

(2) 次に、形成された下層導体回路に、必要により粗化处理を施す。粗化处理の方法としては、上記した方法、すなわち、黒化（酸化）－還元処理、有機酸と第二銅錯体の混合水溶液によるスプレー処理、Cu-Ni-P針状合金めっきによる処理等が挙げられる。

また、下層導体回路に粗化处理を施さず、下層導体回路が形成された基板を樹脂成分を溶解した溶液に浸漬することにより、下層導体回路の表面に樹脂からなる層を形成し、その上に形成する層間樹脂絶縁層との密着性を確保してもよい。

【0051】

(3) 次に、上記(2)で作製した下層導体回路を有する配線基板の両面に、層間樹脂絶縁層を形成する。

この層間樹脂絶縁層は、例えば、シクロオレフィン系樹脂形成用の未硬化液を塗布した後、加熱等により硬化させる方法や、シクロオレフィン系樹脂シートを加熱下に真空圧着ラミネートする方法により形成することができる。取扱いが簡単なことから、樹脂シートをラミネートする方法が好ましい。この場合の加熱条件としては、100～180℃、0.5～20分が好ましい。

【0052】

(4) 次に、層間樹脂絶縁層にレーザ光を照射することにより、バイアホール用開口を設ける。このとき、使用されるレーザ光としては、例えば、炭酸ガス(CO₂)レーザ、紫外線レーザ、エキシマレーザ等が挙げられるが、これらのなかでは、エキシマレーザや短パルスの炭酸ガスレーザが好ましい。

【0053】

エキシマレーザは、後述するように、バイヤホール用開口を形成する部分に貫通光が形成されたマスク等を用いることにより、一度に多数のバイヤホール用開口を形成することができ、また、短パルスの炭酸ガスレーザは、開口内の樹脂残りが少なく、開口周縁の樹脂に対するダメージが小さいからである。

【0054】

また、エキシマレーザのなかでも、ホログラム方式のエキシマレーザを用いることが望ましい。ホログラム方式とは、レーザ光をホログラム、集光レンズ、レーザマスク、転写レンズ等を介して目的物に照射する方式であり、この方式を用いることにより、一度の照射で層間樹脂絶縁層に多数の開口を効率的に形成することができる。

【0055】

また、炭酸ガスレーザを用いる場合、そのパルス間隔は、 $10^{-4} \sim 10^{-8}$ 秒であることが望ましい。また、開口を形成するためのレーザを照射する時間は、 $10 \sim 500 \mu$ 秒であることが望ましい。

エキシマレーザは、バイヤホール用開口を形成する部分に貫通孔が形成されたマスクの貫通孔は、レーザ光のスポット形状を真円にするために、真円である必要があり、上記貫通孔の径は、 $0.1 \sim 2 \text{ mm}$ 程度が望ましい。

【0056】

レーザ光にて開口を形成した場合、特に炭酸ガスレーザを用いた場合には、デスマリア処理を行うことが望ましい。上記デスマリア処理は、クロム酸、過マンガン酸塩等の水溶液からなる酸化剤を使用して行うことができる。また、酸素プラズマ、 CF_4 と酸素の混合プラズマやコロナ放電等で処理してもよい。また、低圧水銀ランプを用いて紫外線を照射することにより、表面改質することもできる。

【0057】

(5) 層間樹脂絶縁層は、特に粗化处理等を行うことなく、その上に金属層を形成してもよく、プラズマ処理するか、または、酸等で処理することにより、その表面を粗化した後、金属層を形成してもよい。

プラズマ処理を行った場合には、上層として形成する導体回路と層間樹脂絶縁層との密着性を確保するために、層間樹脂絶縁層との密着性に優れたNi、Ti、

Pd等の金属を中間層として形成してもよい。上記金属からなる中間層は、スパッタリング等の物理的蒸着法（PVD）により形成することが望ましく、その厚さは、0.1～2.0 μm 程度であることが望ましい。

【0058】

(6) 上記工程の後、金属からなる薄膜層を形成する。この薄膜層の材質は、銅または銅-ニッケル合金が好ましい。この薄膜層は、物理的蒸着法（PVD法）や化学蒸着法（CVD法）により形成することもでき、無電解めっきを施すことにより形成することもできる。

上記PVD法としては、例えば、スパッタリング、イオンビームスパッタリング等が挙げられ、上記CVD法としては、有機金属を供給材料とするPE-CVD（Plasma Enhanced CVD）法等が挙げられる。

【0059】

この薄膜の膜厚は、0.1～5 μm が好ましい。このような膜厚とするのは、後に行う電気めっきの導電層としての機能を損なうことなく、エッチング除去できるようにするためである。なお、この薄膜の形成工程は必須ではなく、省略することもできる。

【0060】

(7) 上記(6)で形成した無電解めっき膜上にめっきレジストを形成する。

このめっきレジストは、感光性ドライフィルムをラミネートした後、露光、現像処理を行うことにより形成される。

【0061】

(8) 次に、層間樹脂絶縁層上に形成された金属薄膜をめっきリードとして電気めっきを行い、導体回路を厚付けする。電気めっき膜の膜厚は、5～30 μm が好ましい。

この時、バイアホール用開口を電気めっきで充填してフィルドピア構造としてもよい。

【0062】

(9) 電気めっき膜を形成した後、めっきレジストを剥離し、めっきレジストの下に存在していた無電解めっき膜と上記中間層とをエッチングにより除去し、独立

した導体回路とする。上記電気めっきとしては、銅めっきを用いることが望ましい。

エッチング液としては、例えば、硫酸－過酸化水素水溶液、過硫酸アンモニウム、過硫酸ナトリウム、過硫酸カリウム等の過硫酸塩水溶液、塩化第二鉄、塩化第二銅の水溶液、塩酸、硝酸、熱希硫酸等が挙げられる。また、前述した第二銅錯体と有機酸とを含有するエッチング液を用いて、導体回路間のエッチングと同時に粗化面を形成してもよい。

【 0 0 6 3 】

(10)この後、上記(2)～(9)の工程を繰り返して上層の上層導体回路を設け、最上層にソルダーレジスト層を設け、該ソルダーレジスト層に開口部を形成してハンダバンプを設けることにより、例えば、片面3層の6層両面多層プリント配線板を得る。

【 0 0 6 4 】

上記ソルダーレジスト層に開口部を形成する際には、レーザ光を所定の位置に照射する方法を用いることができる。

このとき、使用するレーザ光としては、上述したバイアホールの形成の際に使用したレーザ光と同様のものを用いることができる。

また、この工程でレーザ光を照射することにより、ソルダーレジスト層にアライメントマークを形成することが望ましい。

【 0 0 6 5 】

次に、第三の本発明の半導体装置について説明する。

第三の本発明の半導体装置は、基板上に導体回路と樹脂絶縁層とが順次形成され、さらに最上層に、開口部を有するとともに上記開口部に半田バンプを有するソルダーレジスト層が形成された多層プリント配線板に、上記半田バンプを介してICチップが接続された半導体装置において、上記ソルダーレジスト層は、ポリオレフィン系樹脂からなり、上記樹脂絶縁層は、ポリオレフィン系樹脂、ポリフェニレン系樹脂またはフッ素系樹脂からなることを特徴とする。

【 0 0 6 6 】

上記半導体装置のソルダーレジスト層に用いられるポリオレフィン系樹脂として

は、上述したポリオレフィン系樹脂と同様のもの等が挙げられる。上記ポリオレフィン系樹脂は、シクロオレフィン系樹脂が望ましい。誘電率および誘電正接が低く、機械的特性に優れるからである。

【0067】

上記半導体装置の樹脂絶縁層は、ポリオレフィン系樹脂、ポリフェニレン系樹脂またはフッ素系樹脂からなる。このような樹脂を用いることにより、多層プリント配線板全体の誘電率および誘電正接を低下させることができ、GHz帯域の高周波信号を用いた場合でも信号遅延や信号エラーが起きにくい。また、上記樹脂絶縁層に用いる樹脂の熱膨張率は、ソルダーレジスト層に用いるポリオレフィン系樹脂の熱膨張率と大きな差がないため、剥離やクラック等が発生しにくい。

【0068】

第三の本発明の半導体装置を製造する際には、上述した方法により、半田バンプを有する多層プリント配線板を製造した後、半田バンプを有するソルダーレジスト層上の所定の位置にICチップを載置し、加熱により半田をリフローさせ、プリント配線板の配線とICチップとを接続する。続いて、ICチップが接続されたプリント配線板にアンダーフィルを充填し、樹脂封止を行うことにより、半導体装置の製造を終了する。

第三の本発明の半導体装置によれば、ICチップの周波数が、1GHz以上の高周波の信号領域であっても、信号伝搬の遅延や信号の電送損失等に起因する信号エラーが発生することがない。

以下、実施例をもとに説明する。

【0069】

【実施例】

(実施例1)

A. 樹脂充填材の調製

ビスフェノールF型エポキシモノマー（油化シェル社製、分子量：310、YL983U）100重量部、表面にシランカップリング剤がコーティングされた平均粒径が $1.6\mu\text{m}$ で、最大粒子の直径が $15\mu\text{m}$ 以下の SiO_2 球状粒子（アドマテックス社製、CRS 1101-CE）170重量部およびレベリング剤

(サンノブコ社製 ペレノール S 4) 1. 5 重量部を容器にとり、攪拌混合することにより、その粘度が $23 \pm 1^{\circ}\text{C}$ で $40 \sim 50 \text{ Pa} \cdot \text{s}$ の樹脂充填材を調製した。

なお、硬化剤として、イミダゾール硬化剤 (四国化成社製、2 E 4 M Z - C N) 6. 5 重量部を用いた。

【0070】

B. プリント配線板の製造

(1) 厚さ 0. 8 mm のガラスエポキシ樹脂または B T (ビスマレイミドートリアジン) 樹脂からなる基板 1 の両面に $18 \mu\text{m}$ の銅箔 8 がラミネートされている銅貼積層板を出発材料とした (図 1 (a) 参照)。まず、この銅貼積層板をドリル削孔し、続いてめっきレジストを形成した後、この基板に無電解銅めっき処理を施してスルーホール 9 を形成し、さらに、銅箔を常法に従いパターン状にエッチングすることにより、基板の両面に内層銅パターン (下層導体回路) 4 を形成した。

【0071】

(2) 下層導体回路 4 を形成した基板を水洗いし、乾燥した後、エッチング液を基板の両面にスプレーで吹きつけて、下層導体回路 4 の表面とスルーホール 9 のランド表面と内壁とをエッチングすることにより、下層導体回路 4 の全表面に粗化面 4 a、9 a を形成した (図 1 (b) 参照)。エッチング液として、イミダゾール銅 (II) 錯体 10 重量部、グリコール酸 7 重量部、塩化カリウム 5 重量部およびイオン交換水 78 重量部を混合したものを使用した。

【0072】

(3) 上記 A に記載した樹脂充填材を調製した後、調製後 24 時間以内に樹脂充填材 10 を、基板の両面に印刷機を用いて塗布することにより、下層導体回路 4 間またはスルーホール 9 内に充填し、加熱乾燥を行った。すなわち、この工程により、樹脂充填材 10 が下層導体回路 4 の間あるいはスルーホール 9 内に充填される (図 1 (c) 参照)。

【0073】

(4) 上記 (3) の処理を終えた基板の片面を、ベルト研磨紙 (三共理化学社製) を

用いたベルトサンダー研磨により、下層導体回路 4 の表面やスルーホール 9 のランド表面に樹脂充填材 1 0 が残らないように研磨し、ついで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。そして、充填した樹脂充填材 1 0 を加熱硬化させた（図 1（d）参照）。

【0 0 7 4】

このようにして、スルーホール 9 等に充填された樹脂充填材 1 0 の表層部および下層導体回路 4 上面の粗化層 4 a を除去して基板両面を平滑化し、樹脂充填材 1 0 と下層導体回路 4 の側面とが粗化面 4 a を介して強固に密着し、またスルーホール 9 の内壁面と樹脂充填材 1 0 とが粗化面 9 a を介して強固に密着した配線基板を得た。

【0 0 7 5】

(5) 次に、上記工程を経た基板の両面に、厚さ $50\ \mu\text{m}$ の熱硬化型シクロオレフィン系樹脂シートを温度 $50\sim 150^{\circ}\text{C}$ まで昇温しながら圧力 $5\ \text{kg}/\text{cm}^2$ で真空圧着ラミネートし、シクロオレフィン系樹脂からなる層間樹脂絶縁層 2 を設けた（図 2（a）参照）。真空圧着時の真空度は、 $10\ \text{mmHg}$ であった。

【0 0 7 6】

(6) 次に、波長 $0.248\ \mu\text{m}$ のエキシマレーザにて、熱硬化型シクロオレフィン系樹脂からなる層間樹脂絶縁層 2 に直径 $80\ \mu\text{m}$ のバイアホール用開口 6 を設けた（図 2（b）参照）。この後、酸素プラズマを用いてデスミア処理を行った。

【0 0 7 7】

(7) 次に、日本真空技術株式会社製の SV-4540 を用い、Ni をターゲットにしたスパッタリングを、ガス圧 $0.6\ \text{Pa}$ 、温度 80°C 、電力 $200\ \text{W}$ 、時間 5 分間の条件で行い、Ni 金属層 12 a を層間樹脂絶縁層 2 の表面に形成した（図 2（c）参照）。このとき、形成された Ni 金属層 12 a の厚さ $0.1\ \mu\text{m}$ であった。

【0 0 7 8】

(8) 次に、以下の組成の無電界銅めっき水溶液中に基板を浸漬して、Ni 金属層

12aの表面全体に厚さ0.6~1.2 μ mの無電界銅めっき膜12bを形成した(図2(d)参照)。

〔無電界銅めっき水溶液〕

EDTA	0.08	mol/l
硫酸銅	0.03	mol/l
HCHO	0.05	mol/l
NaOH	0.05	mol/l
α 、 α' -ピピリジル	80	mg/l
PEG	0.10	g/l

(ポリエチレングリコール)

〔無電解めっき条件〕

65℃の液温度で20分

【0079】

(9) 上記処理を終えた基板の両面に、市販の感光性ドライフィルムを無電界銅めっき膜12に熱圧着することにより貼り付け、フォトマスクフィルムを載置して、100mJ/cm²で露光した後、0.8%炭酸ナトリウムで現像処理し、厚さ15 μ mのめっきレジスト3のパターンを形成した(図3(a)参照)。

【0080】

(10)次に、以下の条件で電気めっきを施して、厚さ15 μ mの電気めっき膜13を形成した(図3(b)参照)。なお、この電気めっき膜13により、後述する工程で導体回路5となる部分の厚付けおよびバイアホール7となる部分のめっき充填等が行われたことになる。なお、電気めっき水溶液中の添加剤は、アトテックジャパン社製のカバラシドHLである。

【0081】

〔電気めっき水溶液〕

硫酸	2.24	mol/l
硫酸銅	0.26	mol/l
添加剤	19.5	ml/l

〔電気めっき条件〕

電流密度 1 A/dm^2

時間 65 分

温度 $22 \pm 2 \text{ }^\circ\text{C}$

【0082】

(11)さらに、めっきレジスト3を5%KOHで剥離除去した後、そのめっきレジスト3下の無電解めっき膜を硫酸と過酸化水素との混合液でエッチング処理して溶解除去し、独立の上層導体回路5（バイアホール7を含む）とした（図3（c）参照）。

【0083】

(12)続いて、上記(5)～(11)の工程を、繰り返すことにより、さらに上層の導体回路を形成した。（図4（a）～図5（a）参照）。

【0084】

(13)次に、上層導体回路が形成された多層配線基板の両面に厚さ $20 \mu\text{m}$ の熱硬化型ポリオレフィン系樹脂シート（住友3M社製、商品名：1592）を温度 $50^\circ\text{C} \sim 150^\circ\text{C}$ まで昇温しながら圧力 5 kg/cm^2 で真空圧着ラミネートし、ポリオレフィン系樹脂からなるソルダーレジスト層14を設けた。真空圧着時の真空度は、 10 mmHg であった。

【0085】

(14)次に、波長、 $248 \mu\text{m}$ のエキシマレーザにて、熱硬化型ポリオレフィン系樹脂からなるソルダーレジスト層14に直径 $200 \mu\text{m}$ の開口を形成した。この後、酸素プラズマを用いてデスマア処理を行い、半田パッド部分が開口した、その厚さが $20 \mu\text{m}$ のソルダーレジスト層（有機樹脂絶縁層）14を形成した。

【0086】

(15)次に、ソルダーレジスト層（有機樹脂絶縁層）14を形成した基板を、塩化ニッケル（ $2.3 \times 10^{-1} \text{ mol/l}$ ）、次亜リン酸ナトリウム（ $2.8 \times 10^{-1} \text{ mol/l}$ ）、クエン酸ナトリウム（ $1.6 \times 10^{-1} \text{ mol/l}$ ）を含む $\text{pH} = 4.5$ の無電解ニッケルめっき液に20分間浸漬して、開口部に厚さ $5 \mu\text{m}$ のニッケルめっき層15を形成した。さらに、その基板をシアン化金カリウム（ $7.6 \times 10^{-3} \text{ mol/l}$ ）、塩化アンモニウム（ $1.9 \times 10^{-1} \text{ mol/l}$ ）、

クエン酸ナトリウム ($1.2 \times 10^{-1} \text{mol/l}$)、次亜リン酸ナトリウム ($1.7 \times 10^{-1} \text{mol/l}$) を含む無電解めっき液に 80°C の条件で 7.5 分間浸漬して、ニッケルめっき層 15 上に、厚さ $0.03 \mu\text{m}$ の金めっき層 16 を形成した。

【0087】

(16) この後、ソルダーレジスト層 14 の開口に半田ペーストを印刷して、 200°C でリフローすることにより半田バンプ (半田体) 17 を形成し、半田バンプ 17 を有する多層配線プリント基板を製造した (図 5 (b) 参照)。

【0088】

(17) 上記方法により製造したプリント配線板の他の一部を用い、ICチップとの接合を行った。すなわち、所定の取り付け装置を用い、フラックス洗浄後、ターゲットマークを基準として、プリント配線板の半田バンプと ICチップに設けられたバンプとの位置合わせを行い、半田をリフローさせることによりプリント配線板の半田バンプと ICチップのバンプとを接合させた。そして、フラックス洗浄を行い、該 ICチップと多層プリント配線板との間にアンダーフィルを充填し、これにより ICチップが接続されたプリント配線板 (半導体装置) を得た。

【0089】

(実施例 2)

実施例 1 の工程 (13) において、熱硬化型ポリオレフィン系樹脂シートに代えて、厚さ $20 \mu\text{m}$ の熱硬化型シクロオレフィン系樹脂シートを用い、熱硬化型シクロオレフィン系樹脂からなるソルダーレジスト層を形成した以外は、実施例 1 と同様にして多層配線プリント基板を製造し、これを用いて ICチップが接続されたプリント配線板 (半導体装置) を得た。

【0090】

(実施例 3)

A. 無電解めっき用接着剤の調製 (上層用接着剤)

(i) クレゾールノボラック型エポキシ樹脂 (日本化薬社製、分子量: 2500) の 25% アクリル化物を 80 重量% の濃度でジエチレングリコールジメチルエーテル (DMDG) に溶解させた樹脂液 35 重量部、感光性モノマー (東亜合成社

製、アロニックスM315) 3. 15重量部、消泡剤(サンノブコ社製 S-65) 0. 5重量部およびN-メチルピロリドン(NMP) 3. 6重量部を容器にとり、攪拌混合することにより混合組成物を調製した。

【0091】

(ii) ポリエーテルスルフォン(PES) 12重量部、エポキシ樹脂粒子(三洋化成社製、ポリマーボール)の平均粒径1. 0 μ mのもの7. 2重量部および平均粒径0. 5 μ mのもの3. 09重量部を別の容器にとり、攪拌混合した後、さらにNMP 30重量部を添加し、ビーズミルで攪拌混合し、別の混合組成物を調製した。

【0092】

(iii) イミダゾール硬化剤(四国化成社製、2E4MZ-CN) 2重量部、光重合開始剤(チバ・スペシャリティ・ケミカルズ社製、イルガキュアー I-907) 2重量部、光増感剤(日本化薬社製、DET-X-S) 0. 2重量部およびNMP 1. 5重量部をさらに別の容器にとり、攪拌混合することにより混合組成物を調製した。

そして、(i)、(ii)および(iii)で調製した混合組成物を混合することにより無電解めっき用接着剤を得た。

【0093】

B. 無電解めっき用接着剤の調製(下層用接着剤)

(i) クレゾールノボラック型エポキシ樹脂(日本化薬社製、分子量: 2500)の25%アクリル化物を80重量%の濃度でジエチレングリコールジメチルエーテル(DMDG)に溶解させた樹脂液35重量部、感光性モノマー(東亜合成社製、アロニックスM315) 4重量部、消泡剤(サンノブコ社製 S-65) 0. 5重量部およびN-メチルピロリドン(NMP) 3. 6重量部を容器にとり、攪拌混合することにより混合組成物を調製した。

【0094】

(ii) ポリエーテルスルフォン(PES) 12重量部、および、エポキシ樹脂粒子(三洋化成社製、ポリマーボール)の平均粒径0. 5 μ mのもの14. 49重量部を別の容器にとり、攪拌混合した後、さらにNMP 30重量部を添加し、ビー

ズミルで攪拌混合し、別の混合組成物を調製した。

【0095】

(iii) イミダゾール硬化剤（四国化成社製、2E4MZ-CN）2重量部、光重合開始剤（チバ・スペシャリティ・ケミカルズ社製、イルガキュアー I-907）2重量部、光増感剤（日本化薬社製、DET-X-S）0.2重量部およびNMP 1.5重量部をさらに別の容器にとり、攪拌混合することにより混合組成物を調製した。

そして、(i)、(ii)および(iii)で調製した混合組成物を混合することにより無電解めっき用接着剤を得た。

【0096】

C. 樹脂充填材の調製

実施例1と同様にして樹脂充填材を調製した。

【0097】

D. プリント配線板の製造方法

(1) 厚さ0.8mmのガラスエポキシ樹脂またはBT（ビスマレイミドトリアジン）樹脂からなる基板1の両面に18 μ mの銅箔8がラミネートされている銅貼積層板を出発材料とした（図6（a）参照）。まず、この銅貼積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板1の両面に下層導体回路4とスルーホール9を形成した。

【0098】

(2) スルーホール9および下層導体回路4を形成した基板を水洗いし、乾燥した後、NaOH（10g/l）、NaClO₂（40g/l）、Na₃PO₄（6g/l）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、NaOH（10g/l）、NaBH₄（6g/l）を含む水溶液を還元浴とする還元処理を行い、そのスルーホール9を含む下層導体回路4の全表面に粗化面4a、9aを形成した（図6（b）参照）。

【0099】

(3) 上記Cに記載した樹脂充填材を調製した後、調製後24時間以内に樹脂充填材10を、基板の両面に印刷機を用いて塗布することにより、下層導体回路4間

またはスルーホール 9 内に充填し、加熱乾燥を行った。すなわち、この工程により、樹脂充填材 1 0 が下層導体回路 4 の間あるいはスルーホール 9 内に充填される（図 6（c）参照）。

【0 1 0 0】

(4) 上記(3)の処理を終えた基板の片面を、# 6 0 0 のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、内層銅パターン 4 の表面やスルーホール 9 のランド表面に樹脂充填材 1 0 が残らないように研磨し、次いで、上記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った。

次いで、1 0 0℃で 1 時間、1 2 0℃で 3 時間、1 5 0℃で 1 時間、1 8 0℃で 7 時間の加熱処理を行って樹脂充填材 1 0 を硬化した。

【0 1 0 1】

このようにして、スルーホール 9 や導体回路非形成部に形成された樹脂充填材 1 0 の表層部および下層導体回路 4 の表面を平坦化し、樹脂充填材 1 0 と下層導体回路 4 の側面 4 a とが粗化面を介して強固に密着し、またスルーホール 9 の内壁面 9 a と樹脂充填材 1 0 とが粗化面を介して強固に密着した絶縁性基板を得た（図 6（d）参照）。

【0 1 0 2】

(5) 上記基板を水洗、酸性脱脂した後、ソフトエッチングし、次いで、エッチング液を基板の両面にスプレーで吹きつけて、下層導体回路 4 の表面とスルーホール 9 のランド表面と内壁とをエッチングすることにより、下層導体回路 4 の全表面に粗化面 4 a、9 a を形成した（図 7（a）参照）。エッチング液として、イミダゾール銅（II）錯体 1 0 重量部、グリコール酸 7 重量部、塩化カリウム 5 重量部からなるエッチング液（メック社製、メックエッチボンド）を使用した。

【0 1 0 3】

(6) 基板の両面に、下層用の無電解めっき用接着剤（粘度：1. 5 P a · s）を調製後 2 4 時間以内にロールコータを用いて塗布し、水平状態で 2 0 分間放置してから、6 0℃で 3 0 分の乾燥を行った。次いで、上層用の無電解めっき用接着剤（粘度：7 P a · s）を調製後 2 4 時間以内にロールコータを用いて塗布し、

同様に水平状態で20分間放置してから、60℃で30分の乾燥を行い、厚さ35 μ mの無電解めっき用接着剤の層2a、2bを形成した(図7(b)参照)。

【0104】

(7) 上記(6)で無電解めっき用接着剤の層2a、2bを形成した基板1の両面に、遮光インクによって直径85 μ mの黒円が描画されたフォトマスクフィルムを密着させ、超高圧水銀灯により3000mJ/cm²強度で露光した。この後、100℃で1時間、120℃で1時間、150℃で3時間の加熱処理を施し、フォトマスクフィルムに相当する寸法精度に優れた直径85 μ mのバイアホール用開口6を有する厚さ35 μ mの層間樹脂絶縁層2を形成した(図7(c)参照)。なお、バイアホールとなる開口には、スズめっき層を部分的に露出させた。

【0105】

(8) バイアホール用開口6を形成した基板を、クロム酸を含む溶液に19分間浸漬し、層間樹脂絶縁層2の表面に存在するエポキシ樹脂粒子を溶解除去することにより、層間樹脂絶縁層2の表面を粗面(深さ6 μ m)とし、その後、中和溶液(シブレイ社製)に浸漬してから水洗いした(図7(d)参照)。

さらに、粗面化处理した該基板の表面に、パラジウム触媒(アトテック製)を付与することにより、層間樹脂絶縁層2の表面およびバイアホール用開口6の内壁面に触媒核を付着させた。

【0106】

(9) 次に、以下の組成の無電解銅めっき水溶液中に基板を浸漬して、粗面全体に厚さ0.6~1.2 μ mの無電解銅めっき膜12を形成した(図8(a)参照)。

〔無電解めっき水溶液〕

NiSO ₄	0.003	mol/l
酒石酸	0.200	mol/l
硫酸銅	0.030	mol/l
HCHO	0.050	mol/l
NaOH	0.100	mol/l
α 、 α' -ピピリジル	40	mg/l

ポリエチレングリコール (PEG) 0.10 g/l

〔無電解めっき条件〕

35℃の液温で40分

【0107】

(10)市販の感光性ドライフィルムを無電解銅めっき膜12に熱圧着することにより貼り付け、マスクを載置して、 100 mJ/cm^2 で露光した後、0.8%炭酸ナトリウムで現像処理し、厚さ $15\text{ }\mu\text{m}$ のめっきレジスト3を設けた(図8(b)参照)。

【0108】

(11)ついで、以下の条件で電解銅めっきを施し、厚さ $15\text{ }\mu\text{m}$ の電解銅めっき膜13を形成した(図8(c)参照)。

〔電解めっき水溶液〕

硫酸 2.24 mol/l

硫酸銅 0.26 mol/l

添加剤 19.5 ml/l

(アトテックジャパン社製、カパラシドHL)

〔電解めっき条件〕

電流密度 1 A/dm²

時間 65 分

温度 $22\pm2\text{ }^{\circ}\text{C}$

【0109】

(12)めっきレジスト3を5%KOHで剥離除去した後、そのめっきレジスト3下の無電解銅めっき膜12を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解銅めっき膜12と電解銅めっき膜13からなる厚さ $18\text{ }\mu\text{m}$ の導体回路(バイアホール7を含む)5を形成した(図8(d)参照)。

【0110】

(13)続いて、上記(5)～(12)の工程を、繰り返すことにより、さらに上層の層間樹脂絶縁層と導体回路とを形成し、多層配線板を得た。(図9(a)～図10(b)参照)。

【0111】

(14)次に、上層導体回路が形成された多層配線板の両面に実施例2と同様にして、熱硬化型シクロオレフィン系樹脂からなるソルダーレジスト層を形成し、さらに、実施例1の(14)～(16)の工程と同様にして多層配線プリント基板を製造し、これを用いてICチップが接続されたプリント配線板（半導体装置）を得た。

【0112】

（比較例1）

(1) 実施例3の(1)～(13)の工程と同様にして、多層配線板を得た（図11（a）参照）。

(2) 次に、実施例3の工程(5) で用いたエッチング液と同様のエッチング液を用いて、導体回路（ビアホール7を含む）5の表面をエッチングすることにより、導体回路（ビアホール7を含む）5の表面に粗化面を形成した（図11（b）参照）。

【0113】

(3) 次に、ジエチレングリコールジメチルエーテル（DMDG）に60重量%の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本火薬社製）のエポキシ基50%をアクリル化した感光性付与のオリゴマー（分子量：4000）46.67重量部、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂（油化シェル社製、商品名：エピコート1001）15重量部、イミダゾール硬化剤（四国化成社製、商品名：2E4MZ-CN）1.6重量部、感光性モノマーである多官能アクリルモノマー（日本火薬社製、商品名：R604）3重量部、同じく多価アクリルモノマー（共栄社製化学社製、商品名：DPE6A）1.5重量部、分散系消泡剤（サンノブコ社製、商品名：S-65）0.71重量部を容器にとり、攪拌、混合して混合組成物を調製し、この混合組成物に対して光重合開始剤としてベンゾフェノン（関東化学社製）2.0重量部、光増感剤としてのミヒラーケトン（関東化学社製）0.2重量部を加えて、粘度を25℃で2.0Pa・sに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得た。

なお、粘度測定は、B型粘度計（東京計器社製、DVL-B型）で60rpmの

場合はローターNo. 4、6rpmの場合はローターNo. 3によった。

【0114】

(4) 次に、多層配線基板の両面に、上記ソルダーレジスト組成物を $20\mu\text{m}$ の厚さで塗布し、 70°C で20分間、 70°C で30分間の条件で乾燥処理を行った後、ソルダーレジスト開口部のパターンが描画された厚さ 5mm のフォトマスクをソルダーレジスト層に密着させて $1000\text{mJ}/\text{cm}^2$ の紫外線で露光し、DMTG溶液で現像処理し、 $200\mu\text{m}$ の直径の開口を形成した。

そして、さらに、 80°C で1時間、 100°C で1時間、 120°C で1時間、 150°C で3時間の条件でそれぞれ加熱処理を行ってソルダーレジスト層を硬化させ、半田パッド部分が開口した、その厚さが $20\mu\text{m}$ のソルダーレジスト層（有機樹脂絶縁層）14を形成した。

【0115】

(5) 次に、ソルダーレジスト層（有機樹脂絶縁層）14を形成した基板を、塩化ニッケル（ $2.3 \times 10^{-1}\text{mol}/\text{l}$ ）、次亜リン酸ナトリウム（ $2.8 \times 10^{-1}\text{mol}/\text{l}$ ）、クエン酸ナトリウム（ $1.6 \times 10^{-1}\text{mol}/\text{l}$ ）を含む $\text{pH}=4.5$ の無電解ニッケルめっき液に20分間浸漬して、開口部に厚さ $5\mu\text{m}$ のニッケルめっき層15を形成した。さらに、その基板をシアン化金カリウム（ $7.6 \times 10^{-3}\text{mol}/\text{l}$ ）、塩化アンモニウム（ $1.9 \times 10^{-1}\text{mol}/\text{l}$ ）、クエン酸ナトリウム（ $1.2 \times 10^{-1}\text{mol}/\text{l}$ ）、次亜リン酸ナトリウム（ $1.7 \times 10^{-1}\text{mol}/\text{l}$ ）を含む無電解めっき液に 80°C の条件で7.5分間浸漬して、ニッケルめっき層15上に、厚さ $0.03\mu\text{m}$ の金めっき層16を形成した。

【0116】

(6) この後、ソルダーレジスト層14の開口に半田ペーストを印刷して、 200°C でリフローすることにより半田バンプ（半田体）17を形成し、半田バンプ17を有する多層配線プリント基板を製造した（図11（c）参照）。

この後、この多層配線プリント基板を用いてICチップが接続されたプリント配線板（半導体装置）を得た。

【0117】

実施例 1～3 および比較例 1 で得られた多層プリント配線板について、誘電率および誘電正接を測定し、さらに、製造した半導体装置を用いて信号遅延および信号エラーが発生するか否かを評価した。結果を下記の表 1 に示した。

【0118】

【表 1】

	誘電率 (ϵ)	誘電正接 ($\tan \delta$)	信号遅延	信号エラー
実施例 1	2.9	0.01	無し	無し
実施例 2	2.7	0.004	無し	無し
実施例 3	2.8	0.005	無し	無し
比較例 1	3.8	0.02	有り	有り

【0119】

上記表 1 の結果より明らかなように、実施例の多層プリント配線板では、多層プリント配線板全体の誘電率および誘電正接が低く、この多層プリント配線板を用いて製造した半導体装置では、信号遅延も信号エラーも発生しなかったのに対し、比較例の多層プリント配線板を用いた半導体装置では、信号遅延および信号エラーが発生した。

【0120】

【発明の効果】

以上説明したように本発明の多層プリント配線板は、ソルダーレジスト層 1 GHz における誘電率が 3.0 以下と低いため、GHz 帯域の高周波信号を用いた場合にも、信号遅延や信号エラーが発生しにくい。

【0121】

また、本発明の半導体装置は、ソルダーレジスト層としてポリオレフィン系樹脂を使用し、層間樹脂絶縁層としてポリオレフィン系樹脂等を使用しているので、誘電率や誘電正接が小さく、そのために GHz 帯域の高周波信号を用いた IC チ

ップ等を搭載した半導体装置においても、信号遅延や信号エラーが発生しにくい。

【図面の簡単な説明】

【図 1】

(a) ～ (d) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 2】

(a) ～ (d) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 3】

(a) ～ (c) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 4】

(a) ～ (c) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 5】

(a)、(b) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 6】

(a) ～ (d) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 7】

(a) ～ (d) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 8】

(a) ～ (d) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 9】

(a) ～ (c) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面

図である。

【図 1 0】

(a)、(b) は、本発明の多層プリント配線板の製造工程の一部を示す縦断面図である。

【図 1 1】

(a) ～ (c) は、従来の多層プリント配線板の製造工程の一部を示す縦断面図である。


【符号の説明】

- 1 基板
- 2 層間樹脂絶縁層
- 3 めっきレジスト
- 4 下層導体回路
- 4 a 粗化面
- 5 上層導体回路
- 6 バイアホール用開口
- 7 バイアホール
- 8 銅箔
- 9 スルーホール
- 9 a 粗化面
- 1 0 樹脂充填材
- 1 2 a Ni 金属層
- 1 2 b 無電解銅めっき膜
- 1 3 電気めっき膜
- 1 4 ソルダーレジスト層
- 1 5 ニッケルめっき膜
- 1 6 金めっき膜
- 1 7 半田バンプ



【書類名】 図面

【図 1】



【図 2】





Figure 1 consists of three cross-sectional views (a, b, and c) of a semiconductor device, showing different interlayer and contact structures.

(a) This view shows a substrate 1 with a first interlayer 2. A first conductive layer 3 is formed on the first interlayer 2. A second interlayer 4 is formed on the first conductive layer 3. A second conductive layer 6 is formed on the second interlayer 4. A third interlayer 10 is formed on the second conductive layer 6. A fourth interlayer 12a is formed on the third interlayer 10. A fifth interlayer 12b is formed on the fourth interlayer 12a. A sixth interlayer 9 is formed on the fifth interlayer 12b. A seventh interlayer 10 is formed on the sixth interlayer 9. An eighth interlayer 4 is formed on the seventh interlayer 10. A ninth interlayer 2 is formed on the eighth interlayer 4. A tenth interlayer 12a is formed on the ninth interlayer 2. An eleventh interlayer 4 is formed on the tenth interlayer 12a. A twelfth interlayer 3 is formed on the eleventh interlayer 4. A thirteenth interlayer 6 is formed on the twelfth interlayer 3. A fourteenth interlayer 10 is formed on the thirteenth interlayer 6. A fifteenth interlayer 9 is formed on the fourteenth interlayer 10. A sixteenth interlayer 12b is formed on the fifteenth interlayer 9. A seventeenth interlayer 4 is formed on the sixteenth interlayer 12b. An eighteenth interlayer 2 is formed on the seventeenth interlayer 4.


(b) This view shows a substrate 1 with a first interlayer 2. A first conductive layer 3 is formed on the first interlayer 2. A second interlayer 4 is formed on the first conductive layer 3. A second conductive layer 6 is formed on the second interlayer 4. A third interlayer 10 is formed on the second conductive layer 6. A fourth interlayer 12a is formed on the third interlayer 10. A fifth interlayer 12b is formed on the fourth interlayer 12a. A sixth interlayer 9 is formed on the fifth interlayer 12b. A seventh interlayer 10 is formed on the sixth interlayer 9. An eighth interlayer 13 is formed on the seventh interlayer 10. A ninth interlayer 12b is formed on the eighth interlayer 13. A tenth interlayer 4a is formed on the ninth interlayer 12b. An eleventh interlayer 4 is formed on the tenth interlayer 4a. A twelfth interlayer 2 is formed on the eleventh interlayer 4. A thirteenth interlayer 12b is formed on the twelfth interlayer 2. A fourteenth interlayer 4 is formed on the thirteenth interlayer 12b. A fifteenth interlayer 2 is formed on the fourteenth interlayer 4. A sixteenth interlayer 10 is formed on the fifteenth interlayer 2. A seventeenth interlayer 13 is formed on the sixteenth interlayer 10. An eighteenth interlayer 12b is formed on the seventeenth interlayer 13. A nineteenth interlayer 4 is formed on the eighteenth interlayer 12b. A twentieth interlayer 2 is formed on the nineteenth interlayer 4.

(c) This view shows a substrate 1 with a first interlayer 2. A first conductive layer 3 is formed on the first interlayer 2. A second interlayer 4 is formed on the first conductive layer 3. A second conductive layer 6 is formed on the second interlayer 4. A third interlayer 10 is formed on the second conductive layer 6. A fourth interlayer 12a is formed on the third interlayer 10. A fifth interlayer 12b is formed on the fourth interlayer 12a. A sixth interlayer 9 is formed on the fifth interlayer 12b. A seventh interlayer 10 is formed on the sixth interlayer 9. An eighth interlayer 12 is formed on the seventh interlayer 10. A ninth interlayer 4a is formed on the eighth interlayer 12. A tenth interlayer 4 is formed on the ninth interlayer 4a. A eleventh interlayer 2 is formed on the tenth interlayer 4. A twelfth interlayer 12 is formed on the eleventh interlayer 2. A thirteenth interlayer 4 is formed on the twelfth interlayer 12. A fourteenth interlayer 2 is formed on the thirteenth interlayer 4. A fifteenth interlayer 10 is formed on the fourteenth interlayer 2. A sixteenth interlayer 7 is formed on the fifteenth interlayer 10. A seventeenth interlayer 10 is formed on the sixteenth interlayer 7. An eighteenth interlayer 12 is formed on the seventeenth interlayer 10. A nineteenth interlayer 4 is formed on the eighteenth interlayer 12. A twentieth interlayer 2 is formed on the nineteenth interlayer 4.

【図4】




【図 5】







【图 6】




【図 7】




【図9】



【図10】



【図 1 1】



【書類名】 要約書

【要約】

【課題】 誘電率が小さく、GHz帯域の高周波信号を用いた場合にも信号遅延や信号エラーが発生しにくいソルダーレジスト層を有する多層プリント配線板を提供すること。

【解決手段】 基板上に導体回路と樹脂絶縁層とが順次形成され、最上層にソルダーレジスト層が形成された多層プリント配線板において、前記ソルダーレジスト層の1GHzにおける誘電率は、3.0以下であることを特徴とする多層プリント配線板。

【選択図】 なし

認定・付加情報

特許出願の番号	平成11年 特許願 第266932号
受付番号	59900916429
書類名	特許願
担当官	第四担当上席 0093
作成日	平成11年 9月24日

<認定情報・付加情報>

【提出日】	平成11年 9月21日
-------	-------------

出 願 人 履 歴 情 報

識別番号 [000000158]

1. 変更年月日	1990年 8月29日
[変更理由]	新規登録
住 所	岐阜県大垣市神田町2丁目1番地
氏 名	イビデン株式会社